

# 108 年 四技二專

統一入學測驗

## 電機與電子群資電類專業科目(二) 數位邏輯、數位邏輯實習

(本試題答案係統一入學測驗中心 108 年 5 月 16 日公布之參考答案)

### ◊ 試題分析 ◊

#### 一、命題焦點

數位邏輯各單元試題分布較為平均，難易度適中，但須對相關的元件特性、功能及電路原理及分析有相當程度的了解才能考取高分。數位邏輯實習則偏重於基本邏輯閘及實驗儀器之使用，試題數佔一半以上，是本次考試一大特色。

在各單元的試題分配方面：

- 數字系統：基本的進制轉換。
- 基本邏輯閘：各種邏輯閘的真值表分析、時序分析、TTL 及 CMOS IC 電氣特性。
- 布林代數：基本定理、第摩根定理之運用，布林代數式簡化。
- 組合邏輯：全加器、全減器、優先編碼器、七段顯示解碼器、多工器。
- 循序邏輯：移位暫存器、正反器組成除頻器、同步計數器時序分析、環形計數器的狀態分析。
- 工場安全：火災類型。
- 儀器使用：示波器、信號產生器功能。

#### 二、配分比例表

數位邏輯	題數	數位邏輯實習	題數
概論	0	工場安全及衛生	1
數字系統	1	邏輯實驗儀器之使用	3
基本邏輯閘	2	基本邏輯閘實驗	5
布林代數及第摩根定理	2	組合邏輯實驗	0
布林函數化簡	1	加法器及減法器實驗	2
組合邏輯電路之設計及應用	3	組合邏輯電路應用實驗	1
正反器	1	正反器實驗	0
循序邏輯電路之設計及應用	3	循序邏輯電路應用實驗	0
合計	13	合計	12



第一部分：數位邏輯

\_\_\_\_\_ 1. 十六進制數值  $1C9_{(16)}$ ，其加三碼(Excess-3 Code)為下列何者？

- (A)  $011110001010_{(XS-3)}$  (B)  $110001110011_{(XS-3)}$   
 (C)  $010001111100_{(XS-3)}$  (D)  $010011111100_{(XS-3)}$ 。


數字系統

\_\_\_\_\_ 2. 時序圖(一)中 ABC 為輸入邏輯信號，X 為經一邏輯閘運算後的輸出，則該邏輯閘應為下列何者？



基本邏輯閘

\_\_\_\_\_ 3. 請從下列邏輯閘的輸入和輸出邏輯值關係圖中，判斷下列哪個邏輯閘運算正常？



基本邏輯閘

\_\_\_\_\_ 4. 布林代數表示式  $AB + (\bar{A} + \bar{B})C + AB$  簡化後結果為下列何者？

- (A)  $AB$  (B)  $AB + \bar{C}$  (C)  $\bar{A}\bar{B} + C$  (D)  $AB + C$ 。

布林代數及第摩根定理

\_\_\_\_\_ 5. 布林代數表示式  $A + \overline{BC} + CD + \overline{BC} = X$ ，下列何者為其積之和(SOP)的最簡式？

- (A)  $X = \bar{A}\bar{B} + CD$  (B)  $X = A\bar{B}C + CD$   
 (C)  $X = \bar{A}BC + D$  (D)  $X = \bar{A}B + BC$ 。

布林代數及第摩根定理


\_\_\_\_\_ 6. 布林代數表示式  $A + BC$ ，若再使用卡諾圖簡化，可表示為下列何者？

- (A)  $BC + \bar{A}$  (B)  $CB + A$  (C)  $\bar{B}C + A$  (D)  $\bar{B}\bar{C} + \bar{A}$ 。

布林函數化簡

\_\_\_\_\_ 7. 並列加法器電路及其輸入邏輯值如圖(二)，經一段運算時間後其輸出  $\Sigma_4 \Sigma_3 \Sigma_2 \Sigma_1$  結果應為下列何者？

- (A)  $\Sigma_4 \Sigma_3 \Sigma_2 \Sigma_1 = 1110$   
 (B)  $\Sigma_4 \Sigma_3 \Sigma_2 \Sigma_1 = 1010$   
 (C)  $\Sigma_4 \Sigma_3 \Sigma_2 \Sigma_1 = 1100$   
 (D)  $\Sigma_4 \Sigma_3 \Sigma_2 \Sigma_1 = 1000$ 。



圖(二)


組合邏輯電路之設計及應用



- 1.(A) 2.(A) 3.(C) 4.(D) 5.(D) 6.(B) 7.(C)

8. 圖(三)為已接妥電源的 IC 7447 七段顯示解碼器電路，輸入信號  $A_0 A_1 A_2 A_3$  時序如圖(三)左側波形，於時間  $t_0 t_1 t_2 t_3 t_4 t_5 t_6 t_7$  該七段顯示器顯示的數字分別對應為  $S_0 S_1 S_2 S_3 S_4 S_5 S_6 S_7$ ，則  $S_0$  至  $S_7$  應為下列何者？

- (A) 8 8 8 8 8 8 8 8  
 (B) 0 0 0 0 0 0 0 0  
 (C) 0 1 6 9 4 4 4 8  
 (D) 0 8 6 9 2 2 2 1。




圖(三)

組合邏輯電路之設計及應用

9. 圖(四)電路屬於下列何種類型的暫存器？

- (A) 串列輸入串列輸出(SISO)  
 (B) 串列輸入並列輸出(SIPO)  
 (C) 並列輸入並列輸出(PIPO)  
 (D) 並列輸入串列輸出(PISO)。




圖(四)

循序邏輯電路之設計及應用

10. 圖(五)為邊緣觸發 JK 正反器，當 CLK 輸入適當準位之 10 kHz 方波，則輸出 Q 信號應為下列何者？

- (A) 一直為邏輯 1 (B) 一直為邏輯 0  
 (C) 10kHz 方波 (D) 5kHz 方波。

正反器



圖(五)

11. 下列有關組合邏輯電路之敘述何者錯誤？


- (A) 解多工器(Demultiplexer)可利用解碼器(Decoder)來實現  
 (B) 解多工器(Demultiplexer)又稱為資料分配器(Data Distributor)  
 (C) 若編碼器(Encoder)有  $m$  條輸入線與  $n$  條輸出線，則該編碼器可稱為  $m$  對  $n$  編碼器，其中  $m \geq 2^n$   
 (D) 多工器(Multiplexer)可由數個輸入線中選擇一組輸入信號傳送至輸出端，又稱為資料選擇器(Data Selector)。

組合邏輯電路之設計及應用

12. 圖(六)電路為使用 JK 正反器組成之計數器，若  $D_2 D_1 D_0$  的初始狀態為 001 且 CLK 適當觸發，則輸出序列( $D_2 D_1 D_0$ )以十進制數值表示為下列何者？

- (A) 1→4→3→5→7→6→...  
 (B) 1→3→5→7→4→2→...  
 (C) 1→6→7→5→2→4→...  
 (D) 1→5→3→6→2→7→...。

循序邏輯電路之設計及應用




圖(六)



8.(送分) 9.(C) 10.(D) 11.(C) 12.(A)

13. 圖(七)為一循序邏輯電路，關於其功能敘述，下列何者正確？
- (A) 此電路屬於偶數模強森計數器(Johnson Counter)
  - (B) 此電路屬於奇數模強森計數器(Johnson Counter)
  - (C) 此電路可能輸出的  $D_0D_1D_2D_3$  序列為  $0001 \rightarrow 0011 \rightarrow 0111$
  - (D) 此電路可能輸出的  $D_0D_1D_2D_3$  序列為  $1000 \rightarrow 0100 \rightarrow 0010$ 。



圖(七)

循序邏輯電路之設計及應用

## 第二部分：數位邏輯實習


1. 下列對於數位 TTL 與 CMOS IC 的敘述，何者正確？
- (A) 在相同的+5V 電源供應下 CMOS 會比 TTL 的雜訊邊限(Noise Margin)大
  - (B) 標準 TTL 與 CMOS IC 的工作電壓範圍為+3V 至+18V
  - (C) CMOS 電路為雙極性電晶體組合而成故電路具高輸入阻抗
  - (D) 一般單極性 TTL 邏輯族比雙極性 CMOS 邏輯族的工作速度快。

基本邏輯閘實驗

2. 火災分類依據燃燒物性質可分四類，對於火災分類的說明，下列何者錯誤？
- (A) A 類火災又稱普通火災，它是由可燃性紙張、油脂塗料等引起的火災
  - (B) 金屬火災用特種乾粉式滅火器撲滅
  - (C) D 類火災又稱金屬火災
  - (D) 由可燃性液體如酒精所致的火災為 B 類火災。

工場安全及衛生


3. 如圖(八)之電路中 5V 電壓之 TTL NOR 閘欲推動 12V 電壓 CMOS NAND 閘，在電路中電阻 R 已適當選用下，此時兩邏輯閘之間的緩衝器 X 最合適採用哪一種類型？
- (A) 開基極緩衝器 (B) 開集極緩衝器
  - (C) 開源極緩衝器 (D) 開閘極緩衝器。



圖(八)

基本邏輯閘實驗

4. 小美在麵包板上實驗一個 TTL 8 對 3 優先編碼器如圖(九)，並以單蕊線透過麵包板接到該優先編碼器，結果發現  $I_0$  至  $I_7$  不論輸入是 0 或 1，ABC 輸出均為 111，其最有可能的原因為何？
- (A)  $I_0$  腳空接 (B)  $I_0$ 、 $I_1$  兩腳短路
  - (C)  $I_0$ 、 $I_7$  腳空接 (D)  $I_0$ 、 $I_3$  腳空接。



圖(九)

組合邏輯電路應用實驗

5. 示波器在觸發部份(TRIGGER)有一個 LEVEL 旋鈕，對它功能的敘述，下列何者正確？
- (A) 控制輸入觸發信號的阻抗
  - (B) 控制輸入信號垂直電壓範圍
  - (C) 控制水平時基線與輸入信號的同步
  - (D) 控制輸入觸發信號頻寬。

邏輯實驗儀器之使用



13.(D)

1.(A) 2.(A) 3.(B) 4.(C) 5.(C)

- \_\_\_\_\_ 6. 邏輯電路實驗時，為了確保所接的電路功能正常並能正確量測到結果，下列做法何者錯誤？
- (A) 先以三用電錶檢查所使用到的被動元件
  - (B) 依據相關使用手冊調校儀器
  - (C) 仔細比對電路圖與接線
  - (D) 先使用 IC 測試器將 IC 功能修復。

邏輯實驗儀器之使用

- \_\_\_\_\_ 7. 某邏輯實驗需將兩個 TTL IC 的輸出腳連接在一起成為一個輸出端，下列做法何者正確？
- (A) 採用具開集極輸入端 IC，並在其輸出端接提升電阻
  - (B) 採用具開集極輸出端 IC，並在其輸出端接提升電阻
  - (C) 採用具開集極輸出端 IC，並在其輸入端接提升電阻
  - (D) 採用具開集極輸入端 IC，並在其輸入端接提升電阻。

基本邏輯閘實驗

- \_\_\_\_\_ 8. 邏輯實驗連接多顆 IC 時，需注意到 IC 輸出端的驅動能力。而 IC 輸出端能驅動下一級同型邏輯閘的最多輸入端數稱為下列何者？
- (A) 疊接(Cascode)數
  - (B) 扇出(Fan-out)數
  - (C) 串級(Cascade)數
  - (D) 扇入(Fan-in)數。

基本邏輯閘實驗


- \_\_\_\_\_ 9. 一般邏輯實驗用的函數波信號產生器(Function Generator)有一 AMPLITUDE 旋鈕，其功能為下列何者？
- (A) 設定輸出信號之相位
  - (B) 設定輸出信號振幅
  - (C) 設定輸出信號的工作週期
  - (D) 設定輸出阻抗大小。

邏輯實驗儀器之使用

- \_\_\_\_\_ 10. 關於數位 CMOS IC 未使用到的輸入腳，下列處置方式何者最佳？
- (A) 將其連接到 IC 中已使用的輸出腳
  - (B) 將其連接到 IC 中未使用的輸出腳
  - (C) 依電路邏輯需要接到電源端或接地端
  - (D) 一律接到電源端。

基本邏輯閘實驗

- \_\_\_\_\_ 11. 如圖(十)電路之功能為下列何者？
- (A) 全加器
  - (B) 全減器
  - (C) 主從式正緣觸發 D 型正反器
  - (D) 主從式正緣觸發 RS 正反器。



圖(十)

加法器及減法器實驗

- \_\_\_\_\_ 12. 承上題，已先測得圖(十)中所用到的 XOR, OR, AND, NOT 閘傳輸延遲分別為 25 ns, 8 ns, 8 ns, 5 ns，若在時間  $t = 0$  的時候，X, Y, Z 同時輸入理想邏輯信號，則至少要多久時間後，同時去提取  $O_1, O_2$  的值才能得到電路完整運算結果？
- (A) 40 ns
  - (B) 46 ns
  - (C) 50 ns
  - (D) 55 ns。

加法器及減法器實驗



6.(D) 7.(B) 8.(B) 9.(B) 10.(C) 11.(B) 12.(C)



休息一下！看我一眼，茅塞頓開

解 析

## 第一部分：數位邏輯

$$1. \quad 1C9_{(16)} = 1 \times 16^2 + 12 \times 16^1 + 9 \times 16^0 = 457_{(10)} = 0100\ 0101\ 0111_{(BCD)}$$

加 3 碼為將 BCD 碼的每位數加 3[0011<sub>(2)</sub>]

$$\begin{array}{r} 0100\ 0101\ 0111_{(BCD)} \\ + 0011\ 0011\ 0011 \\ \hline 0111\ 1000\ 1010_{(XS-3)} \end{array}$$

2. 由時序圖觀察可知，當 A、B、C 三輸入中，若有一個或一個以上為 Hi 時，輸出 X 為 Lo，若 A、B、C 三輸入皆為 Lo 時，輸出 X 為 Hi，整理成真值表如右，故該邏輯閘為 NOR 閘。

A	B	C	X
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

3. (A) (B) (D)

$$\begin{aligned} 4. \quad AB + (\overline{A} + \overline{B})C + AB &= (AB + AB) + \overline{\overline{A} + \overline{B}}C \\ &= AB + \overline{\overline{A} \cdot \overline{B}}C = AB + \overline{A \cdot B}C = (AB + \overline{A \cdot B})(AB + C) \\ &= AB + C \end{aligned}$$

$$\begin{aligned} 5. \quad X &= A + \overline{BC} + CD + \overline{BC} = (A + \overline{BC} + CD) \cdot \overline{BC} \\ &= (A + \overline{B} + C + CD)(\overline{B} + \overline{C}) = [A + \overline{B} + C(1 + D)](\overline{B} + \overline{C}) \\ &= (A + \overline{B} + C)(\overline{B} + \overline{C}) = \overline{A \cdot B} + \overline{A \cdot C} + \overline{B \cdot B} + \overline{B \cdot C} + \overline{B \cdot C} + \overline{C \cdot C} \\ &= \overline{A \cdot B} + \overline{A \cdot C} + \overline{B} + \overline{B \cdot C} + \overline{B \cdot C} + 0 = \overline{B}(A + 1 + \overline{C} + C) + \overline{A \cdot C} \\ &= \overline{B} + \overline{A \cdot C} = \overline{B} \cdot \overline{A \cdot C} = B \cdot (\overline{A} + C) = \overline{A}B + BC \end{aligned}$$

$$6. \quad A + BC = CB + A。$$


7. 由圖示觀察可得 A = 111，B = 101，C<sub>in</sub> = 0

$$\begin{array}{r} \therefore \quad \begin{array}{r} A \quad \quad 1 \quad 1 \quad 1 \\ B \quad \quad 1 \quad 0 \quad 1 \\ + C_{in} \quad \quad \quad 0 \\ \hline 1 \quad 1 \quad 0 \quad 0 \\ \Sigma_4 \quad \Sigma_3 \quad \Sigma_2 \quad \Sigma_1 \end{array} \end{array}$$

8. 當 7447 輸入端 LT、RBI 及 BI/RBO 均接至  $V_{cc}$  時可將 DCBA 輸入端之 BCD 數值解碼輸出。∴ $S_0 \sim S_7$  顯示數字依序為 01694448。因試題圖示中將 7447 IC 之 BI/RBO 標準接腳名稱誤植為 BI/RBQ，因此本題送分。
9. (1) 4 顆 DFF 的輸出端(QA QB QC QD)個別接出，且沒有串接至下一級之輸入端，∴為並列輸出(PO)。  
 (2) 4 顆 DFF 的輸入端(ABCD)為個別連接，∴為並列輸入(PI)。  
 (3) ∴圖示為並列輸入並列輸出(PIPO)之暫存器。

時序	MSB			LSB		顯示輸出
	A <sub>3</sub> D	A <sub>2</sub> C	A <sub>1</sub> B	A <sub>0</sub> A		
t <sub>0</sub>	0	0	0	0	0	S <sub>0</sub>
t <sub>1</sub>	0	0	0	1	1	S <sub>1</sub>
t <sub>2</sub>	0	1	1	0	6	S <sub>2</sub>
t <sub>3</sub>	1	0	0	1	9	S <sub>3</sub>
t <sub>4</sub>	0	1	0	0	4	S <sub>4</sub>
t <sub>5</sub>	0	1	0	0	4	S <sub>5</sub>
t <sub>6</sub>	0	1	0	0	4	S <sub>6</sub>
t <sub>7</sub>	1	0	0	0	8	S <sub>7</sub>

10. 當 JK 正反器之  $J = K = 1$ ，且時脈信號來臨時，輸出  $Q_n = \overline{Q}_{n-1}$ ，可作為除頻器使用。




11.  $m$  對  $n$  編碼器， $m$  條輸入與  $n$  條輸出之關係為  $m \leq 2^n$ 。
12. 電路時序分析如下：

CLK	現 態								次 態			
	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	J <sub>2</sub> = D <sub>0</sub>	K <sub>2</sub> = $\overline{D}_0$	J <sub>1</sub> = D <sub>2</sub>	K <sub>1</sub> = $\overline{D}_2$	J <sub>0</sub> = $\overline{D}_1 + \overline{D}_2$	K <sub>0</sub> = D <sub>1</sub> ⊙ D <sub>2</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
初始	0	0	1	1	0	0	1	1	1	1	0	0
1	1	0	0	0	1	1	0	1	0	0	1	1
2	0	1	1	1	0	0	1	1	0	1	0	1
3	1	0	1	1	0	1	0	1	0	1	1	1
4	1	1	1	1	0	1	0	0	1	1	1	0
5	1	1	0	0	1	1	0	0	1	0	1	0

依序為：1→4→3→5→7→6

13. (1) 圖示為由 4 顆 JK 正反器組成的 4 模環形計數器。依 CLK 之時序信號，D<sub>0</sub> D<sub>1</sub> D<sub>2</sub> D<sub>3</sub> 之輸出信號會呈現右旋功能。  
 (2) 若 D<sub>0</sub> D<sub>1</sub> D<sub>2</sub> D<sub>3</sub> 之初始狀態為 1000，則後續之序列為：



## 第二部分：數位邏輯實習

- (B)TTL 的標準工作電壓為 +5V。  
 (C)CMOS 電路為場效應電晶體組合而成。  
 (D)TTL 為雙極性電晶體組合而成。  
 CMOS 為單極性場效電晶體組合而成。
- A 類火災是指紙張、木材、塑膠、紡織品等可燃性固體引起之火災。而油脂塗料、有機溶劑、石油類等可燃性液體及瓦斯、乙炔等可燃性氣體所產生之火災應屬 B 類火災。
- 以 TTL 邏輯閘推動不同電源電壓之 CMOS 邏輯閘，可採用具開集極(O.C.)結構之緩衝器配合上拉電阻達到邏輯信號傳遞之功能，例如 7407 之 Buffer，耐壓可達 30V。

4. 8 對 3 優先編碼器之真值表如下：


$I_7$	$I_6$	$I_5$	$I_4$	$I_3$	$I_2$	$I_1$	$I_0$	A $O_2$	B $O_1$	C $O_0$
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	×	0	0	1
0	0	0	0	0	1	×	×	0	1	0
0	0	0	0	1	×	×	×	0	1	1
0	0	0	1	×	×	×	×	1	0	0
0	0	1	×	×	×	×	×	1	0	1
0	1	×	×	×	×	×	×	1	1	0
1	×	×	×	×	×	×	×	1	1	1

∵ ABC 為 111，∴  $I_7$  必為 1，而  $I_0 \sim I_6$  為任意值。

又該編碼器為 TTL 型式（輸入接腳空接可視為 1），因此最有可能的情形為  $I_7$  接腳空接。

- 示波器觸發部分(TRIGGER)中的 LEVEL 旋鈕，乃是在示波器中設定一電壓位準與待測信號變動的電壓振幅作比較，當待測信號的電壓值通過設定的電壓位準時，示波器才開始掃描，並將波形顯示出來。掃描結束後須等下一次條件成立才又開始掃描及顯示。其目的是取得掃描信號與待測信號的同步性，讓畫面顯示穩定不跳動。
- IC 測試器僅能測試 IC 功能是否正常，無法將損壞之 IC 修復。

7. 若要將兩個 TTL IC 之輸出腳接至一起，則必須採用具開集極(O.C.)輸出結構之 IC，並在連接之輸出端接上提升電阻，達到線接及閘的邏輯輸出功能。



- 邏輯閘的輸出端，在不改變輸出準位的前提下，所能驅動同型邏輯閘的數量是有限的，其最大值稱為扇出數(Fan-out)，一般是由輸出與輸入之電流值比值求得。
- 信號產生器的 AMPLITUDE 旋鈕是控制輸出信號的振幅。
- (1) CMOS IC 未使用的輸入接腳不可空接，否則易受雜訊干擾而影響電路功能正確性。  
(2) CMOS IC 未使用的輸入接腳，可與其他輸入接腳並接，但會使輸入電容量增加，而影響電路的高頻響應。最佳之處置方式是視電路的邏輯需求，接至電源端(1)或接地端(0)。
- 圖示為全減器電路[X-Y-Z]， $O_1$  為差， $O_2$  為借位。
- (1)  $O_1$  最長的運算時間為路徑 A：2 個 XOR 閘  $\rightarrow 25 \text{ ns} + 25 \text{ ns} = 50 \text{ ns}$ 。  
(2)  $O_2$  最長的運算時間為路徑 B：  
XOR + NOT + AND + OR  $\rightarrow 25 \text{ ns} + 5 \text{ ns} + 8 \text{ ns} + 8 \text{ ns} = 46 \text{ ns}$   
(3) 由(1)與(2) ∴ 最少需要 50 ns 後，才能得到完整運算結果。

