

107 年 四技二專

統一入學測驗


電機與電子群資電類專業科目(二)

(本試題答案係統一入學測驗中心 107 年 5 月 17 日公布之參考答案)

第一部分：數位邏輯

_____ 1. 如圖(一)所示之邏輯電路，若 $A=0$ 且 $B=1$ ，則下列何者正確？

- (A) $WXYZ=0001$
- (B) $WXYZ=0011$
- (C) $WXYZ=0101$
- (D) $WXYZ=0111$ 。



圖(一)

基本邏輯閘


_____ 2. 二進制數值 1001.01 等於下列哪一個十進制數值？

- (A) 9.25
- (B) 9.75
- (C) 13.25
- (D) 13.75。

數字系統

_____ 3. 如圖(二)所示之邏輯電路，若 $A=1$ 、 $B=0$ ，當輸出達到穩態時，下列何者正確？

- (A) $C=0$ 、 $D=0$
- (B) $C=0$ 、 $D=1$
- (C) $C=1$ 、 $D=0$
- (D) $C=1$ 、 $D=1$ 。



圖(二)

正反器

_____ 4. 下列哪一種邏輯閘只有在輸入全為“0”時輸出才會是“1”？

- (A) XOR 閘
- (B) XNOR 閘
- (C) OR 閘
- (D) NOR 閘。

基本邏輯閘

_____ 5. 關於邏輯電路中所使用的多工器，下列敘述何者正確？

- (A) 2^n 條輸入線，至少要有 n 條選擇線
- (B) 1 對 4 表示有 4 個輸入 1 個輸出
- (C) 又稱資料分配器
- (D) 英文縮寫為 MUS。


組合邏輯電路之設計及應用



1.(D) 2.(A) 3.(B) 4.(D) 5.(A)

_____ 6. 如圖(三)所示之邏輯電路，等效於下列哪一個電路？

- (A)正緣觸發 D 型正反器
- (B)負緣觸發 T 型正反器
- (C)正緣觸發 T 型正反器
- (D)負緣觸發 D 型正反器。



圖(三)

正反器


_____ 7. 有關負緣觸發之 JK 正反器，下列描述何者正確？

- (A)當 J=K=0 且時序脈波下降時，使輸出變為原來的補數
- (B)當 J=K=0 且時序脈波上升時，使輸出變為原來的補數
- (C)當 J=K=1 且時序脈波下降時，使輸出變為原來的補數
- (D)當 J=K=1 且時序脈波上升時，使輸出變為原來的補數。

正反器

_____ 8. 如圖(四)所示之邏輯電路，其相當於下列哪一個邏輯閘之功能？

- (A)一個 NAND 閘
- (B)一個 NOR 閘
- (C)一個 XOR 閘
- (D)一個 XNOR 閘。



圖(四)

布林代數及第摩根定理

_____ 9. 下列何者為二進制數值 10101010 的格雷碼(Gray Code)？

- (A)10101010 (B)01010101 (C)01111111 (D)11111111。

數字系統

_____ 10. 布林代數 $Y=f(A,B,C)$ 其真值表如圖(五)，下列何者是圖(五)和之積(Product of Sum)的最簡式？

- (A) $(B + \bar{C})(\bar{A} + B)(A + \bar{B} + C)$
- (B) $(\bar{B} + C)(A + \bar{C})(\bar{A} + B + \bar{C})$
- (C) $(AB) + (BC) + (\bar{A}\bar{B}\bar{C})$
- (D) $(A\bar{C}) + (BC) + (\bar{A}\bar{B}\bar{C})$ 。

布林函數化簡

輸入			輸出
A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

圖(五)


_____ 11. 下列布林代數表示式之真值表，何者與另外三者不同？ (A) $A\bar{B} + AB$
 (B) $A + AB$ (C) $A + \bar{A}B$ (D) $(A + B)(A + \bar{B})$ 。

布林代數及第摩根定理



6.(D) 7.(C) 8.(D) 9.(D) 10.(A) 11.(C)


- _____ 12. 圖(六)為一個 4 對 4 線的二極體矩陣編碼器，其輸出分別為 A、B、C、D，且 D_0, D_1, D_2, D_3 導通時為邏輯 1，其等效之布林代數下列何者正確？
- (A) $A=D_0+D_1+D_2+D_3$
 (B) $B=D_2D_3$
 (C) $C=D_2$
 (D) $D=D_1D_3$ 。



圖(六)

組合邏輯電路之設計及應用

- _____ 13. 圖(七)是兩個正緣觸發之 JK 正反器所結合之循序邏輯電路，若 AB 狀態的初始值為 00，則下列何者為此電路之正確序向狀態圖？
- (A) $\rightarrow 00 \rightarrow 10 \rightarrow 01 \rightarrow 11 \rightarrow$
 (B) $\rightarrow 00 \rightarrow 10 \rightarrow 10 \rightarrow 11 \rightarrow$
 (C) $\rightarrow 00 \rightarrow 11 \rightarrow 10 \rightarrow 01 \rightarrow$
 (D) $\rightarrow 00 \rightarrow 01 \rightarrow 11 \rightarrow 10 \rightarrow$ 。




圖(七)

循序邏輯電路之設計及應用

第二部分：數位邏輯實習

- _____ 1. 以示波器量測邏輯電路實驗波形時，示波器輸入耦合方式應切換為下列何者？
- (A)AC (B)DC (C)LINE (D)EXT。
- _____ 2. 一個四輸入的 NOR 閘與下列哪一個電路的邏輯等效？

邏輯實驗儀器之使用




組合邏輯實驗

<p>A 12.(A) 13.(A)</p>	<p>A 1.(B) 2.(C)</p>
-------------------------------	-----------------------------


3. 數位邏輯實驗時，若以一般紅色 LED 顯示 TTL IC 74LS 04 輸出邏輯狀態，則此 IC 輸出端 out 與 LED 電路的接法，下列圖示何者最佳？

基本邏輯閘實驗



4. 圖(八)為一個 D 型正反器，下列敘述何者錯誤？

- (A)腳位 D 為正準位觸發
 (B)腳位 PR 及 CLR 為負緣觸發
 (C)腳位 CK 為正緣觸發
 (D)腳位 PR 及 CLR 在正常操作時不可同時為 0。



圖(八)

正反器實驗


5. 電路實驗時，TTL IC 74LS 86 若要正常工作，此 IC 腳位編號第幾腳必須要接地？(A)8 (B)6 (C)7 (D)14。

基本邏輯閘實驗

6. 如圖(九)所示邏輯電路，若時脈信號 clock 為 36kHz 方波且初始條件 A=1、B=0、C=1，則 A 輸出端頻率為多少？

- (A)18 kHz (B)12 kHz

- (C)9 kHz (D)6 kHz。






圖(九)

循序邏輯電路應用實驗

7. 設計一個 1 對 58 的解多工器(Demultiplexer)，則該解多工器至少需要幾條選擇線？(A)4 (B)5 (C)6 (D)7。

組合邏輯電路應用實驗

8. 如圖(十)所示 T 型正反器，在沒有傳輸延遲的情況下，輸入 clock 及輸出 output 之波形關係，下列何者正確？



圖(十)

正反器實驗



3.(A) 4.(A)(B) 5.(C) 6.(A) 7.(C) 8.(C)

9. 一般 LED 七段顯示器以英文字母 a、b、c、d、e、f、g 表示其七段顯示的位置，則圖(十一)在“*”記號段位所代表的英文字母為下列哪一組？
- (A) a, d, g
 (B) a, c, e
 (C) b, d, f
 (D) b, e, g。




圖(十一)

組合邏輯電路應用實驗

10. 示波器面板上所提供之校準方波，一般不是用於下列何種功能？
- (A)校正示波器水平掃描時間檔位
 (B)校正示波器電壓檔位
 (C)校正示波器有效頻寬
 (D)檢查測試棒的衰減檔位。


邏輯實驗儀器之使用

11. 實現如圖(十二)的電路時，在時脈信號 clock 輸入後，七段顯示器只出現 1、3、5、7、9 等數字，其可能的原因為何？
- (A)7490 的 Q_A 腳與 7447 的 A 腳沒連接
 (B)7447 的 B 腳與 GND 短路
 (C)七段顯示器燒燬
 (D)7490 設計成除以 3 的電路。



循序邏輯電路應用實驗

12. 使用 4 對 1 線多工器來實現布林函數 $Y=f(A,B,C)=\overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$ ，則下列電路的接法何者正確？



組合邏輯電路應用實驗

A 9.(A) 10.(C) 11.(A) 12.(B)


第三部分：電子學實習

- _____ 1. 在振盪器的實驗中，下列何種電路的輸出信號波形為「弦波」？
 (A)RC 相移振盪電路 (B)單穩態多諧振盪電路 (C)雙穩態多諧振盪電路 (D)555 定時器振盪電路。

基本振盪電路實驗

- _____ 2. 下列選項的圖中 R_L 為負載，何者為正確的全波整流電路？

二極體之特性及應用電路實驗




- _____ 3. 雙極性接面電晶體(BJT)的接腳分別為集極(C)、基極(B)、射極(E)，則下列敘述何者正確？ (A)放大器電路實驗中若要將 NPN 型電晶體改換為 PNP 型電晶體，只需將 NPN 型電晶體的 C、E 接腳對調即可 (B)電晶體的電流放大率以 β 或 h_{FE} 表示，且 $h_{FE} = I_C/I_E$ (C)判定電晶體為 PNP 型或 NPN 型，可用三用電表之歐姆檔進行量測 (D)以摻雜濃度而言， $C > B > E$ 。

雙極性接面電晶體之特性實驗

- _____ 4. 共射極(Common Emitter)放大器特性測試實驗所得到的輸入特性曲線與下列何者最為接近？

雙極性接面電晶體之特性實驗



- _____ 5. 如圖(一)所示，示波器顯示兩個相同頻率的電壓波形 A 與 B，則兩者間的相位關係敘述何者正確？ (A)A 波形落後 B 波形 135 度 (B)A 波形落後 B 波形 45 度 (C)A 波形超前 B 波形 135 度 (D)A 波形超前 B 波形 45 度。

電晶體放大電路實驗

- _____ 6. 有關串級放大器實驗的敘述，下列何者正確？ (A)直接耦合串級放大器因前一級交流輸出信號透過電容器直接傳送至後一級，故後一級偏壓工作點容易受前一級影響 (B)RC 耦合串級放大器可放大直流信號，又稱直流放大器 (C)變壓器耦合串級放大器的體積雖大，但有前、後級的直流工作點可獨立設計的好處 (D)變壓器耦合串級放大器可放大直流信號，又稱直流放大器。

串級放大電路實驗

A

1.(A) 2.(B) 3.(C) 4.(A) 5.(D) 6.(C)

- _____ 7. 下列運算放大器(OPA)的應用電路中,何者並未用到負回授架構? (A) 電壓隨耦器 (B)窗形比較器 (C)韋恩電橋振盪器 (D)積分器。

運算放大器應用電路實驗

- _____ 8. 如圖(二)為一個施密特觸發器(Schmitt Trigger),其中 $R_1 : R_2 = 2 : 1$, 若運算放大器 OPA 的輸出之最正與最負電壓分別為 $+9V$ 及 $-9V$, 則此電路的遲滯(Hysteresis)電壓為何? (A) $2V$ (B) $4V$ (C) $6V$ (D) $10V$ 。


基本振盪電路實驗

- _____ 9. 下列有關截波電路與箝位電路之敘述何者錯誤? (A)截波電路是將輸入信號之部份電壓波形截除,讓特定電壓範圍的波形輸出 (B)箝位電路可將輸入交流信號的直流電壓準位位移,且穩態後信號的週期不變 (C)截波電路因具振幅限制功能,又稱限幅器 (D)箝位電路中利用電感器儲存電荷來達到箝位電壓。


截波及箝位電路實驗

- _____ 10. 一個 NPN 電晶體的偏壓電路如圖(三)所示,已知 $V_{CC} = 10V$, $R_E = 0.5k\Omega$, 且流經 R_1 之電流大於 $10mA$ 。當電晶體工作於順向主動區,且其電流增益 $\beta = 200$ 時, $I_C = 2.0mA$ 。若該電晶體用另一顆 $\beta = 150$ 的 NPN 電晶體取代時, I_C 約為何? (A) $1.0mA$ (B) $1.5mA$ (C) $2.0mA$ (D) $2.5mA$ 。


電晶體直流偏壓電路實驗



圖(一)



圖(二)



圖(三)

- _____ 11. 實驗時,將一個 $10k\Omega$ 可變電阻的三支接腳分別編號為 a、b、c,若用三用電表量得 a、b 兩腳間的電阻值為 $4k\Omega$, 則下列敘述何者錯誤? (A)若 a、c 兩腳間的電阻值為 $6k\Omega$, 則 b、c 兩腳間的電阻值為 $10k\Omega$ (B)若轉動可變電阻的旋鈕時, a、b 兩腳間的電阻值增加, 則 b、c 兩腳間的電阻值也會增加 (C)若 b、c 兩腳間的電阻值為 $6k\Omega$, 則 a、c 兩腳間的電阻值為 $10k\Omega$ (D)若轉動可變電阻的旋鈕時, b、c 兩腳間的電阻值增加, 則 a、c 兩腳間的電阻值不變。

二極體之特性及應用電路實驗

A

7.(B) 8.(C) 9.(D) 10.(C) 11.(B)

- _____ 12. 下列有關場效電晶體(FET)的敘述何者錯誤? (A)N通道JFET操作於飽和區時之大信號模型為一電流控制電壓源 (B)P通道增強型MOSFET操作於飽和區時之交流小信號模型為一電壓控制電流源 (C)應用於線性放大器設計時,靜態工作點必在直流負載線上 (D)應用於線性放大器設計時,靜態工作點必在交流負載線上。

場效電晶體放大器電路實驗

第四部分：計算機概論

- _____ 1. 下列哪一個套裝軟體可以用來編輯 HTML 格式的檔案?
(A)PowerDVD (B)Nero (C)WinRAR (D)Microsoft Word。
- _____ 2. 在臺灣,關於 IP 位址的分配工作,是由以下哪一個單位所負責?
(A)國家高速網路與計算中心 (B)臺灣網路資訊中心
(C)中華民國電腦技能基金會 (D)工業技術研究院。
- _____ 3. 在網路通訊標準-開放系統連結(Open System Interconnection ,OSI)七層分類中,最上層與最下層分別是:
(A)最上層為應用層(Application Layer),最下層為實體層(Physical Layer) (B)最上層為表達層(Presentation Layer),最下層為資料鏈結層(Data Link Layer) (C)最上層為會議層(Session Layer),最下層為傳輸層(Transport Layer) (D)最上層為實體層(Physical Layer),最下層為網路層(Network Layer)。
- _____ 4. 作業系統的組成包括操作環境(Shell)與核心程式(Kernel)二部分,下列何者是核心程式的主要功能之一?
(A)開機檢查(Booting Check) (B)檔案內容掃描(File Content Scan)
(C)病毒防護(Virus Protection) (D)程序管理(Process Management)。
- _____ 5. 某 URL 網址開頭為 https://這表示該網站使用了哪個安全規範?
(A)VPN(Virtual Private Network)
(B)SSL(Secure Sockets Layer)
(C)SATA(Serial Advanced Technology Attachment)
(D)RSS(Really Simple Syndication)。



12.(A)



1.(D) 2.(B) 3.(A) 4.(D) 5.(B)

- _____ 6. 關於中央處理器(Central Processing Unit ,CPU)的描述，下列何者正確？
(A)因為其安裝位置一般位在電腦主機板的中央位置，故稱為中央處理器 (B)主要功能為執行高速的邏輯與算術運算，且內部不具有任何形式的記憶體 (C)是一種積體電路，用以執行軟體程式中的指令(D)在電腦開機並載入作業系統之後，CPU 才會開始運作。
- _____ 7. 下列有關快取記憶體(Cache Memory)的描述，何者正確？
(A)是一種動態隨機存取記憶體(DRAM) (B)主要功能是做為電腦開機時，儲存基礎輸入輸出系統(BIOS)內的程式之用，以加速開機 (C)是 EEPROM 的一種，存取速度高於一般 EEPROM，且電腦電源關閉之後，其內容仍然會被保存 (D)在一般的個人電腦中，其存取的速度低於中央處理器內部暫存器的速度，但高於主記憶體的速度。
- _____ 8. 電腦入侵方式中的網路釣魚(Phishing)，是指下列何者？
(A)更改檔案的大小，讓使用者沒有感覺 (B)偽造與知名網站極為類似的假網站，誘使用戶在假網站中輸入重要個資 (C)蒐集常用來作為密碼的字串，以程式反覆輸入這些字串來入侵電腦 (D)散佈具有遠端遙控能力的惡意軟體，並且集結大量受到感染的電腦進行攻擊。
- _____ 9. 一般巨集型病毒(Macro Virus)是以 VBA(Visual Basic Application)所撰寫的巨集程式來攻擊下列哪一種型態的檔案？
(A)Microsoft Office 的檔案，例如副檔名為 doc , docx , xls , xlsx
(B)Windows 作業系統下之副檔名為 exe 類型檔案
(C)DOS 系統之開機檔案
(D)圖片檔案，例如副檔名為 bmp , jpg , png。
- _____ 10. 下列對於網際網路協定 IP(Internet Protocol)的描述何者正確？
(A)全世界的 IP 位址可以分為 A,B,C,D 四種等級(Class)
(B)IPv 4 為 16 位元組成的位址，IPv 6 為 32 位元組成的位址
(C)IPv 4 位址包含了網路位址(Network ID)與主機位址(Host ID)
(D)IP 位址與網域名稱(Domain Name)的對應是透過閘道器(Gateway)來協助。



6.(C) 7.(D) 8.(B) 9.(A) 10.(C)

- _____ 11. 下列關於編譯器 (Compiler) 的敘述，何者正確？
- (A) 主要功能是協助作業系統進行應用程式的分類管理
 - (B) C++ 程式設計後，需使用編譯器編譯為目的程式
 - (C) 主要功能是将高階語言翻譯成組合語言
 - (D) 執行 BASIC 語言的程式前必須先透過編譯器將程式翻譯成二進位機器語言。
- _____ 12. 下列對於網路的拓撲 (Topology) 的描述，何者錯誤？
- (A) 匯流排(Bus)結構適合廣播(Broadcast)的方式傳遞資料
 - (B) 樹狀(Tree)的結構，可以形成封閉性迴路
 - (C) 環狀(Ring)結構網路上的節點依環形順序傳遞資料
 - (D) 星狀(Star)的結構，經常需要一個集線器(HUB)。
- _____ 13. 關於全球定位系統(Global Positioning System, GPS)，下列敘述何者正確？
- (A) GPS 主要是透過衛星傳輸地圖資料給使用者，以便使用者了解自己的位置
 - (B) GPS 導航機必須向衛星發射自己的坐標資訊，衛星再將此坐標資訊標記到地圖上回傳給 GPS 導航機進行顯示
 - (C) 沒有網際網路連線時，手機內的 GPS 晶片仍可以接收衛星的坐標資料
 - (D) 一個 GPS 系統僅能接收一個衛星的資料，否則多個衛星的不同資訊會造成混淆。



11.(B) 12.(B) 13.(C)




休息一下！看我一眼，茅塞頓開

解 析

第一部分：數位邏輯

1. $A=0, B=1, W=\bar{A}\cdot\bar{B}=\bar{0}\cdot\bar{1}=1\cdot 0=0; X=\bar{A}\cdot B=\bar{0}\cdot 1=1\cdot 1=1;$
 $Y=\overline{A\cdot B}=\bar{A}+B=\bar{0}+1=1+1=1; Z=\overline{A+B}=\bar{A}\cdot\bar{B}=\bar{0}\cdot\bar{1}=1\cdot 0=0,$
 $\therefore WXYZ=0111。$

2. $1001.01_{(2)}=1\times 2^3+0\times 2^2+0\times 2^1+1\times 2^0+0\times 2^{-1}+1\times 2^{-2}=8+1+0.25=9.25_{(10)}$
 。



NAND 閘真值表

X	Y	Z
0	0	1
0	1	1
1	0	1
1	1	0

$\left. \begin{array}{l} 0\ 0\ 1 \\ 0\ 1\ 1 \end{array} \right\} X=0, \text{ 則 } Z \text{ 必為 } 1$
 $\left. \begin{array}{l} 1\ 0\ 1 \\ 1\ 1\ 0 \end{array} \right\} X=1, \text{ 則 } Z \text{ 為 } Y \text{ 的反相}$

(1) \because 下方 NAND 閘的 B 輸入為 0, \therefore D 輸出必為 1。

(2) 上方 NAND 閘的兩輸入 $A=1, D=1$, \therefore 輸出 $C=0$ 。

(3) $C=0$ 回授至下方 NAND 閘, 兩輸入 $B=0, C=0$,
 \therefore 輸出 $D=1$, 並且持續穩定 ($C=0, D=1$)。

(4) 考慮另一狀況, 若

$$C=1, B=0 \rightarrow D=1; D=1, A=1 \rightarrow C=0;$$

$$C=0, B=0 \rightarrow D=1; D=1, A=1 \rightarrow C=0;$$

(5) 經由(1)到(4)的分析, 穩態時的狀態是 $C=0, D=1$ 。

4. 以兩輸入端之邏輯閘為例：

X	Y	XOR	XNOR	OR	NOR
0	0	0	1	0	1
0	1	1	0	1	0
1	0	1	0	1	0
1	1	0	1	1	0

\therefore 只有 NOR 閘在輸入全為“0”時, 輸出才會是“1”。

5. (1) 多工器：multiplexer, 簡稱 MUX。

(2) 功能為可由多個輸入端中選取其中一個, 並將其資料由唯一的輸出端傳送出去, 故又稱為資料選擇器。

(3) 若有 n 條選擇線, 則輸入端最多可允許 2^n 條輸入線, 例如 4 對 1 多工器須要 2 條, 8 對 1 多工器須要 3 條選擇線。

6. (1) 電路圖中右半邊為正緣觸發型 JK 正反器，其中 clock 經反閘後接至 JK 正反器，因此觸發類型變更為負緣觸發型。

(2) 電路圖中，J 與 K 反相，由真值表可得：

J	K	Q _{n+1}
0	0	Q _n
0	1	0
1	0	1
1	1	\overline{Q}_n

 $\Rightarrow K = \overline{J} \Rightarrow$

J(D)	Q _{n+1}
0	0
1	1

 $\Rightarrow \therefore$ 可等效成 D 型正反器

(3) 由(1)、(2)，試題電路可等效成負緣觸發 D 型正反器。

7. 負緣觸發之 JK 正反器，真值表如表所示：



\therefore 欲使輸出變為原來的補數，則 $J = K = 1$ ，且時序脈波須為下降。

J	K	CLK	Q _{n+1}
0	0	\downarrow	Q _n
0	1	\downarrow	0
1	0	\downarrow	1
1	1	\downarrow	\overline{Q}_n


8. $P = \overline{A} \cdot B = \overline{A} + \overline{B} = A + \overline{B}$; $Q = \overline{A} \cdot \overline{B} = \overline{A} + \overline{B} = \overline{A} + B$,

$$\therefore F = P \cdot Q = (A + \overline{B})(\overline{A} + B) = A\overline{A} + AB + \overline{A}\overline{B} + B\overline{B} = AB + \overline{A}\overline{B} = A \odot B$$

9.



10. 由真值表列出卡諾圖：



11. (A) $A\overline{B} + AB = A(\overline{B} + B) = A \cdot 1 = A$ 。

(B) $A + AB = A(1 + B) = A \cdot 1 = A$ 。

(C) $A + \overline{A}B = (A + \overline{A}) \cdot (A + B) = 1 \cdot (A + B) = A + B$ 。

(D) $(A + B)(A + \overline{B}) = AA + A\overline{B} + AB + B\overline{B} = A + A\overline{B} + AB + 0 = A + \overline{B} + AB = A(1 + \overline{B} + B) = A$ 。


12. 電路圖中，若僅考慮只有 A 輸出之情形，如圖所示。

(1) 若 $D_0 \sim D_3$ 均 OFF，則無法構成迴路，


$$\therefore A = 0$$

(2) 若 $D_0 \sim D_3$ 中只要有一個 ON，則可透過對應的二極體構成迴路，A 點電位 = V_{CC} ， $\therefore A = 1$ ，故輸出 A 之布林式可表達為 $A = D_0 + D_1 + D_2 + D_3$ 。

(3) 同理 $B = D_2 + D_3$ ， $C = D_0 + D_1 + D_3$ ， $D = D_1 + D_2$ 。



13. 電路中，2 個 JK 正反器均為正緣觸發型，且 $J = K = 1$ ， \therefore 當有 clock 訊號時，輸出均產生反相動作，時序圖如圖所示。



第二部分：數位邏輯實習

1. 以示波器觀測邏輯電路之波形時，應將示波器之耦合方式切至“DC”模式，如此信號的高低準位方可一致，不會產生波形上下移動的情形，量測到的信號準位才是正確的。
2. (A) $F = \overline{\overline{A+B+C+D}} = \overline{A+B+C+D} = \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}$ 。
 (B) $F = \overline{\overline{A+B+C+D}} = \overline{A+B} \cdot \overline{C+D} = (A+B) \cdot (C+D)$ 。
 (C) $F = \overline{\overline{A+B} \cdot \overline{C+D}} = \overline{A+B} \cdot \overline{C+D} = \overline{A+B+C+D}$ = 四輸入 NOR 閘。
 (D) $F = \overline{\overline{A+B} \cdot \overline{C+D}} = \overline{A+B} + \overline{C+D} = A+B+C+D$ = 四輸入 OR 閘。
3. (A) 高態動作接法，限流電阻 270Ω 適中，LED 可正常亮滅以顯示邏輯閘輸出之 1 或 0 信號。
 (B) 低態動作接法，但限流電阻 220 kΩ 過大，無論邏輯閘輸出 0 或 1，LED 均不亮。
 (C)、(D) LED 未經過限流電阻串聯連接，有可能會燒燬。
4. 一般正反器均有 PR（預置）及 CLR（清除）功能，PR（預置）：使正反器之輸出 Q 為 1；CLR（清除）：使正反器之輸出 Q 為 0，這兩個 PR 及 CLR 輸入端皆為準位觸發方式，試題正反器之 PR 及 CLR 均加上一個小圓圈表示為低準位觸發（非負緣觸發），即 $PR = 0 \Rightarrow Q = 1$ ， $CLR = 0 \Rightarrow Q = 0$ 。另，正反器之腳位 D 為外接信號輸入端，配合時脈信號可決定輸出之值，但通常不會以觸發腳位稱之。

由以上分析，選項(A)及(B)均為錯誤。



5. TTL 74LS86 內含四個兩輸入端的 XOR 邏輯閘，其中第 14 腳為 V_{CC} ，須接至 5V，第 7 腳為 GND，須接至接地端（0V）。
6. 如圖電路為強生計數器，其輸出狀態表如表所示：

\Rightarrow 由表可知，每經過 2 個 clock，輸出即重複輸出，

$$\text{故 } f_A = f_B = f_C = \frac{f_{\text{clock}}}{2} = \frac{36\text{k}}{2} = 18 \text{ kHz}。$$

$\frac{36\text{kHz}}{\text{clock}}$	A	B	C	\bar{C}	
0	1	0	1	0	(初始狀態)
1	0	1	0	1	
2	1	0	1	0	(重複)

7. $\because 2^5 < 58 < 2^6, 32 < 58 < 64,$
 \therefore 1 對 58 的解多工器至少需要 6 條選擇線。
8. \because 正反器中的 CK 有小圓圈標示, \therefore 觸發類型為負緣觸發, 輸出波形轉態之時間點應為 clock 信號由 1 轉為 0 之瞬間。
9. 七段顯示器各段 LED 之定義如圖:
 \therefore 試題圖中有“*”記號所代表之英文字母為 a, d, g。




10. 示波器之有效頻寬值在出廠時即已固定, 無法利用校準方波之調整加以變更。
11. 依電路圖中的 IC 使用情形及接線方式:
 (1) 7490 之 Q_A 連接至 $I_n B$, \therefore 是被設計成除 10 電路, $Q_D Q_C Q_B Q_A$ 可由 0000 上數計數至 1001, 並可循環。
 (2) \because 七段顯示器仍可顯示 1, 3, 5, 7, 9, \therefore 並無燒燬。
 (3) 若 7447 之 B 與 GND 短路, 則七段顯示器無法正常顯示 2, 3, 6, 7, 僅會依序顯示 0, 1, 0, 1, 4, 5, 4, 5, 8, 9。
 (4) 若 7490 之 Q_A 與 7447 之 A 沒連接, 則 7447 之 A 可視為“1”, \therefore 0, 2, 4, 6, 8 無法正常顯示, 僅會顯示 1, 3, 5, 7, 9。

12. $Y = f(A, B, C) = \overline{A}BC + A\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} = \Sigma(0, 1, 4, 5),$

將上式填入表格:

以 4 對 1 多工器實現布林函數 Y 之接線圖。


		C	C		
		0	1		
選擇線	AB=0 0	1	1	資料輸入線	$I_0=1$
	AB=0 1	0	0		$I_1=0$
	AB=1 0	1	1		$I_2=1$
	AB=1 1	0	0		$I_3=0$



第三部分：電子學實習

3. (A) 放大器中 NPN 電晶體換為 PNP 電晶體, 不能只將 NPN 電晶體 C、E 接腳對調; (B) $h_{FE} = \frac{I_C}{I_B}$; (D) 摻雜濃度, $E > B > C$, 故選(C)。

7. 窗型比較器如下圖所示，並未使用負回授架構，故選(B)。



8. (1) 上限電壓 $V_U = \frac{R_1}{R_1 + R_2} \times (3V) + \frac{R_2}{R_1 + R_2} \times (9V)$
 下限電壓 $V_D = \frac{R_1}{R_1 + R_2} \times (3V) + \frac{R_2}{R_1 + R_2} \times (-9V)$


(2) 遲滯電壓 $V_H = V_U - V_D = \frac{2R_2}{R_1 + R_2} \times (9V)$

因為 $R_1 = 2R_2$ ，所以 $V_H = \frac{2R_2}{3R_2} \times 9V = 6V$ ，故選(C)。


9. (D) 箝位電路是利用電容器儲存電荷來達到箝位電壓，故選(D)。

10. 此電路的直流偏壓為分壓式偏壓電路，當 $\beta R_E \geq 10R_2$ (或 $I_B \leq \frac{I_{R2}}{10}$) 時，可用近似解，此時 I_C 電流與電晶體的 β 值無關，故 I_C 維持 2mA，選(C)。

11. (A) 若可變電阻 a, b, c 接腳如下圖，若 a、b 間電阻值 $R_{ab} = 4k\Omega$ ，且 a、c 間電阻值 $R_{ac} = 6k\Omega$ ，則 $R_{bc} = R_{ab} + R_{ac} = 4k\Omega + 6k\Omega = 10k\Omega$



- (B) 若可變電阻 a, b, c 接腳如下圖，則 a、b 間電阻值增加，則 b、c 間電阻值會減少。∴ $R_{ac} = R_{ab} + R_{bc}$



- (C) 同(B)圖 $R_{ac} = R_{ab} + R_{bc} = 4k\Omega + 6k\Omega = 10k\Omega$

- (D) 同(B)圖，若轉動可變電阻時 b、c 兩腳間的電阻值增加，則 a、b 兩腳間的電阻值減少， R_{ac} 不變。